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A multiprocessing system has processor-memory modules in a network 
which is always referred to as net.  In many cases, the modules are placed in a 
regular arrangement such as rectangular grid, bus, star and hypercube.  In this 
research, we proposed one conceptual model and two network topologies for routing 
the elements of the network.  In the first model, a static single-row network was 
transformed into a dynamic three-dimensional cylindrical model.  This new routing 
model has its axis perpendicular to single-row planes, which gives the advantage of 
allowing unlimited connections between the pairs of elements based on the program 
requirements.  The single-row routings in each network were produced optimally 
using the earlier model called Enhanced Simulated Annealing for Single-row 
Routing (ESSR).  In the second part of this research, mesh network topology which 
consists of an
 
array of square cells was proposed as our routing platform to achieve a 
complete automatic routing.  The problem was further split into two cases; first, a 
fully gridded network to minimize the number of layers and second, the obstacle 
avoidance network model.  Dijkstra‟s shortest path algorithm was used to provide the 
shortest path for each net.  The arrangement was further refined using a simulated 
annealing method.  From this technique, the minimum number of layers was 
produced to complete the routing with lower energy level and to provide the best 
path if it exists, with the presence of obstacles.  The last part of this research is an 
extension of our previous work, where a more scalable and regular network called 
semi-diagonal torus (SD-Torus) network was used as a routing platform instead of 
the mesh network.  The performance of SD-Torus network was much better 
compared to torus and mesh networks in terms of energy level and the number of 
routed nets.  The network topology performed complete routing up to 81 nodes with 
80 nets in 9 9  network size.  This technique maximizes the number of nets through 
the minimum energy.  The simulations for each network are developed using 












Sebuah sistem multipemprosesan terdiri daripada pasangan modul prosesor-
memori dalam sebuah rangkaian yang sering dirujuk sebagai jaring.  Dalam 
kebanyakan kes, modul ini disusun dalam susunan yang tetap seperti grid segi empat 
tepat, bus, torus dan hiperkiub. Dalam penyelidikan ini, kami mencadangkan satu 
model konseptual dan dua topologi rangkaian bagi menghalakan setiap elemen di 
dalam rangkaian.  Dalam model yang pertama, sebuah rangkaian baris tunggal yang 
bersifat statik telah dijelmakan menjadi sebuah model silinder tiga dimensi yang 
dinamik.  Model laluan yang baharu ini mempunyai paksinya serenjang kepada satah 
baris tunggal yang mempunyai kelebihan untuk membenarkan jumlah sambungan 
tanpa had bagi setiap pasangan elemen, bergantung kepada keperluan program.  
Laluan baris tunggal bagi setiap rangkaian dihasilkan secara optimum melalui 
program terdahulu yang dipanggil Simulasi Penyepuhlindapan yang dipertingkatkan 
bagi Laluan Baris Tunggal (ESSR).  Dalam bahagian yang kedua bagi kajian ini, 
rangkaian topologi mesh yang terdiri daripada susunan sel segi empat sama 
dicadangkan menjadi landasan laluan bagi mencapai laluan automatik yang lengkap.  
Masalah ini kemudiannya dibahagikan kepada dua kes, kes pertama, model bergrid 
penuh untuk meminimumkan bilangan lapisan dan kes kedua, model penghindaran 
halangan.  Algoritma laluan terpendek Dijkstra diguna pakai untuk menghasilkan 
laluan terpendek bagi setiap jaring.  Susunan setiap jaring pula ditapis lagi 
menggunakan kaedah simulasi penyepuhlindapan.  Daripada teknik ini, lapisan 
minimum dapat dihasilkan bagi melengkapkan laluan dengan tahap tenaga yang 
lebih rendah dan juga memberi laluan terbaik jika wujud walaupun dengan kehadiran 
halangan.  Bahagian terakhir penyelidikan ini merupakan lanjutan kepada kajian 
terdahulu kami, di mana rangkaian yang lebih mudah diskalakan dan beraturan tetap 
yang dinamakan Rangkaian Torus Separuh Perpenjuru (SD-Torus), digunakan 
sebagai landasan laluan menggantikan rangkaian mesh.  Prestasi rangkaian SD-Torus 
adalah lebih baik dibandingkan dengan rangkaian torus dan mesh dari segi tahap 
tenaga dan bilangan jaring yang dihalakan.  Topologi rangkaian ini melaksanakan 
laluan lengkap sehingga 81 nod dengan 80 jaring di dalam rangkaian bersaiz 9 9 .  
Teknik ini memaksimumkan jumlah sambungan jaring melalui tahap tenaga yang 
minimum. Simulasi bagi setiap rangkaian dibina menggunakan bahasa 
pengaturcaraan Microsoft Visual C++ 2010. 
